TAPTI, A. T. (2025). DESIGN AND ANALYSIS OF A 5GB/S HALF-RATE CLOCK AND DATA RECOVERY CIRCUIT IN 90 NM CMOS TECHNOLOGY. EECE DEPT. MIST.
クリップボードにコピーしました
クリップボードへのコピーに失敗しました
Chicagoスタイル(17版)引用形式
TAPTI, ANIKA TASNIM. DESIGN AND ANALYSIS OF A 5GB/S HALF-RATE CLOCK AND DATA RECOVERY CIRCUIT IN 90 NM CMOS TECHNOLOGY. Dhaka: EECE DEPT. MIST, 2025.
クリップボードにコピーしました
クリップボードへのコピーに失敗しました
MLA(9版)引用形式
TAPTI, ANIKA TASNIM. DESIGN AND ANALYSIS OF A 5GB/S HALF-RATE CLOCK AND DATA RECOVERY CIRCUIT IN 90 NM CMOS TECHNOLOGY. EECE DEPT. MIST, 2025.
クリップボードにコピーしました
クリップボードへのコピーに失敗しました
警告: この引用は必ずしも正確ではありません.