Verilog HDL : a guide to digital design and synthesis /

Saved in:
Bibliographic Details
Main Author: Palnitkar, Samir
Format: Book
Language:English
Published: New Delhi : Pearson Education, c2005.
Edition:2nd ed.
Subjects:
Tags: Add Tag
No Tags, Be the first to tag this record!

MARC

LEADER 00000nam a2200000 a 4500
001 1479
003 BD-DhMIS
005 20130902125423.0
008 030523s2003 njua b 001 0 eng
010 |a  2003269714 
020 |a 0130449113 
020 |a 8129700921 
040 |a DLC  |c BD-DhMIS  |d BD-DhMIS 
050 0 0 |a TK7885.7  |b .P35 2003 
082 0 0 |a 621.39/2  |2 22 
100 1 |a Palnitkar, Samir. 
245 1 0 |a Verilog HDL :  |b a guide to digital design and synthesis /  |c Samir Palnitkar ; [foreword by Prabhu Goel]. 
250 |a 2nd ed. 
260 |a New Delhi :  |b Pearson Education,  |c c2005. 
300 |a  490 p. :  |b ill. ;  |c 25 cm. +  |e 1 CD-ROM (4 3/4 in.) 
500 |a "A Prentice Hall title." 
500 |a "Professional technical reference"--P. [4] cover. 
504 |a Includes bibliographical references (p. 439-440) and index. 
541 |e 1479 
650 0 |a Verilog (Computer hardware description language) 
942 |2 ddc  |c REF 
952 |0 0  |1 0  |2 ddc  |4 0  |6 621_392000000000000_PAL  |7 0  |9 12372  |a MISTCL  |b MISTCL  |d 2013-09-02  |e ss ent.  |g 230.00  |l 0  |o 621.39/2 PAL  |p 3010001479  |r 2013-09-02 00:00:00  |t 1  |w 2013-09-02  |y REF 
952 |0 0  |1 0  |2 ddc  |4 0  |6 621_392000000000000_PAL  |7 0  |9 12811  |a MISTCL  |b MISTCL  |d 2013-09-03  |e S.S. Enterorise  |g 230.00  |l 0  |o 621.39/2 PAL  |p 3010005367  |r 2013-09-03 00:00:00  |t 2  |w 2013-09-03  |y REF 
952 |0 0  |1 0  |2 ddc  |4 0  |6 621_392000000000000_PAL  |7 0  |9 17878  |a MISTCL  |b MISTCL  |d 2013-10-06  |e S S Enterprise  |g 850.00  |l 0  |o 621.39/2 PAL  |p 3010001480  |r 2013-10-06 00:00:00  |t 3  |w 2013-10-06  |y REF 
999 |c 1243  |d 1243